

Rezumat

Această teză prezintă rezultatele academice ale autorului în intervalul 2013-2018. Direcția de cercetare este cea a decodărelor LDPC care sunt folosite ca și mecanisme de detecție și corecție a erorilor la nivelul interfețelor fizice de comunicație, precum și pentru memorii non-volatile semi-conductoare. În cadrul codurilor LDPC, accentul cade asupra unei subclase - codurile cvasi-ciclice. Acestea au o struktură regulată care permite explorarea unei varietăți mari de soluții arhitecturale. Din acest punct de vedere, ele au fost intens studiate de cercetători din zona proiectării de circuite dedicate. Codurile cvasi-ciclice LDPC prezintă o serie de proprietăți foarte interesante, precum toleranța ridicată intrinsecă la calculul cu erori. Acest fapt a motivat elaborarea unui proiect de cercetare - DIAMOND - Message Passing Iterative Decoders based on Imprecise Arithmetic for Multi-Objective Power-AreaDelay Optimization -, în colaborare cu grupuri de cercetători de la CEA-LETI Grenoble (coordonat de dr. Valentin Savin), și ENSEA Cergy-Pontoise (coordonat de prof. David Declercq). Proiectul DIAMOND a avut ca și sănătățea inițială elaborarea unor decodări LDPC bazate pe aritmetică imprecisă. În vederea atingerii acestor obiective, primul pas a fost selectarea și implementarea unor versiuni arhitecturale de bază pentru aceste coduri. Urmărind punctele de variație, în încercarea de a maximiza efortul necesar proiectării și verificării unei astfel de arhitecturi hardware, am elaborat o metodologie prin care să avem posibilitatea descrierii și verificării unei întregi familii de astfel de decodări LDPC. Descrierea familiei și machetele de verificare au la bază conceptele de şablon și etichete predefinite, precum și posibilitatea de definire de noi şabloane și etichete de către utilizator. În continuare am elaborat mai multe şabloane de decodări LDPC, majoritatea folosind algoritmul Min-Sum sau derivate ale acestuia, folosind planificarea de tip layered.

Numărul de biți corespunzător unui cuvânt de cod LDPC este de ordinul miilor. De asemenea, numărul de mesaje reprezentate pe 2-8 biți este cu un ordin de mărime mai mare decât lungimea cuvântului de cod. Din acest motiv, o atenție sporită trebuie acordată proiectării memoriei și mapării mesajelor în aceasta. Efortul nostru a fost în mare parte orientat asupra decodării LDPC ce folosește o planificare a procesării matricii de paritate de tip layered. Motivația din spatele acestei alegeri constă în eficiența stocării mesajelor în memorie, precum și prin prisma convergenței sporite în ceea ce privește performanța de decodificare. Performanța de decodificare este măsurată folosind metricile: rata de biți eronați, respectiv rata de cadre eronate. Pe lângă necesarul mare de memorie, numărul de unități de procesare este de la zeci până la mii, funcție de nivelul de paralelizare ales pentru arhitectura. Așadar, am propus o serie de operații imprecise care să reducă costul și să îmbunătățească volumul de date decodificate pe secundă. Inițial, proiectul DIAMOND și-a propus să înlocuiască operațiile aritmetice exacte cu operații aritmetice imprecise. Ulterior, în urma rezultatelor cercetării, am decis că este mai eficient să introducem aceste imprecizii și la nivel de algoritm, respectiv la nivel de stocare în memorie a mesajelor (dat fiind numărul mare al acestora). Așadar, s-a materializat o direcție de cercetare cu multe rezultate în care au fost explorate limitele de imprecizie tolerate, precum și modalități eficiente

și sistematice de implementare a lor.

O problema critică în realizarea arhitecturii de memorie pentru un decodor LDPC este problema mapării mesajelor în bancuri de memorie și ordinea de access a acestora, în aşa fel încât să fie evitate hazardurile de tip citire-dupa-scriere (RAW). Acestea fac utilizarea resurselor hardware ineficientă, și sunt cu atât mai critice și greu de soluționat cu cât paralelismul este mai mare la nivelul arhitecturii. Au fost dezvoltate două direcții de abordare ale acestei probleme a mapării mesajelor în memorie și a găsirii unei planificări de accesare eficientă a acestora prin prisma ciclurilor de tact utile:

- Fiind dat un cod LDPC și un nivel de paralelizare, se pune problema găsirii unei mapări și a unei planificări a accesului optime. Memoria este organizată în bancuri de memorie implementate, folosind blocuri SRAM. Pentru soluționarea acestei probleme, am propus un set de algoritmi off-line care se bazează pe colorarea grafului și pe problema comis-voiajorului. De asemenea, pe partea de arhitectură, am introdus ca și suport pentru evitarea RAW-urilor, conceputul de mesaje reziduale.
- Dacă nu ne este impus codul LDPC, putem să abordăm această problemă de optimizare la nivelul construcției acestuia. Recent am propus o variantă algoritmului Progressive Edge Growth (PEG) bazată pe constrângeri arhitecturale (Architecture-aware Layered Progressive Edge Growth (AL-PEG)). Aceasta este o versiune extinsă a algoritmului de construcție PEG. Tehnica care stă la baza algoritmului PEG este o tehnică populară folosită și de alți cercetători.

Așadar, obiectivele inițiale ale proiectului DIAMOND, au fost lărgite și în final am obținut o colecție de familii de decodare LDPC optimizate atât prin prima operațiilor, cât și prin prisma stocării mesajelor în memorie, respectiv a accesului și procesării acestora. În viitor, vom cerceta și aspecte legate de introducerea deliberată de perturbații pentru a scădea costul, respectiv pentru a îmbunătăți performanța decodărilor LDPC.